主頁（http://www.by236.com）：FED矩陣掃描功率放大電路的研究
場致發射顯示器(Field Emission Display，FED)是一種新型的平板顯示器件，被認為是最有可能與等離子體(PDP)和液晶顯示器(LCD)相競爭的平板顯示器，它具有反應速度快，重量輕，功耗小，視角大，顏色鮮艷等優點，滿足消費者對顯示品質的要求，具有可觀的市場前景。FED產生圖像的原理與陰極射線管(CRT)相同，均為電子轟擊熒光粉發光，但采用的是矩陣尋址的方式。FED驅動電路是FED研發的重中之重，福州大學在國家科技部和地方相關科技部門以及國內多家大型企業的關心支持下，已研制出25英寸具有自主知識產權的彩色大屏幕低逸出功印刷式場致發射顯示器。根據FED矩陣尋址的特點，設計出了相應的矩陣掃描功率放大電路，包括分立和集成驅動以及結合分立和集成優點的混合型驅動電路。這些電路已經應用在25英寸QVGA，VGA的FED中，并將在34英寸FED驅動電路中得到進一步的應用。 1 FED矩陣掃描功率放大電路的特點
如圖1所示，FED和大多數平板顯示器一樣，也是采用行列矩陣選址驅動工作方式，陽極加固定電壓，柵極作為行電極，陰極作為列電極，每個行列電極交叉點就構成了一個像素單元。陽極電壓由熒光粉所需的工作電壓決定，行電極是逐行或者隔行加上掃描電壓的，列電極加上視頻圖像信號，行列電壓差產生場電子發射，電子在陽極電壓的加速下轟擊熒光粉發光。行電極的功能就是尋址掃描，并在行掃描期間，匯集所有列的電流，提供系統所需功耗。如VGA系統，設計的目標是列驅動電壓脈沖幅度為100 V，電流脈沖幅度最大為6 mA，電子發射時行收集的電流最大為3．84 A，對于更高分辨率的系統來說這個數值還會更高，這對柵極高壓功率放大電路提出了大電流和相對較大電壓(100～200 V)的要求。這就要求在選擇高壓驅動晶體管或者MOS管的時候要充分照顧到電壓和電流的要求，并且穩定性要相當好。對于集成電路來說要滿足這個要求會更加的困難，因為集成電路的制作工藝限制，在市場上現在還找不到為FED驅動電流研制的專用芯片，借鑒PDP電路設計法，設計了一種基于PDP專用芯片 STV7696B的行集成系統。 
實測FED陰極的逸出功典型值約為2 eV，實驗測試的FED陰極的發射電流典型值約為3 mA／像素，最小陰極發射面積為O．4 mm×O．4 mm。表1是印刷型FED顯示器的主要性能參數。 
2 分立式矩陣掃描功率放大電路
基于分立式的矩陣掃描功率系統是CPLD可編程器件完成對主板提供的行信號進行譯碼，然后再經過高壓MOS管的功率放大，完成整個系統。其系統框圖如圖2所示。 
高壓功率放大部分不僅要對前級的低壓掃描脈沖進一步拉高，同時還要提供電流負荷能力，這樣才能對列功率系統的灰度顯示提供足夠的電流。一般的晶體管和MOS管提供電流只有數百毫安，這對于系統來講可能會有提供功率不足的現象，所以功率型MOS管是該設計的最佳選擇。 如圖3所示，采用的是由功率型MOS管組成的推挽電路，低壓掃描脈沖進入到高壓驅動單元進行放大。電路工作時，兩只對稱的功率開關管每次只有一個導通，所以導通損耗小，效率高。圖3中MOS管Q1，Q2的參數相同，以推挽方式存在于電路中。當脈沖為高電平時，Q1管導通，Q2管截止，電路輸出低電平；當脈沖為低電平時，Q1管截止，Q2管導通，電路輸出高電平。通過兩只MOS管的交互導通，從而減低了功耗，提高了每個管的承受能力，適合于FED驅動大電流的要求。由電阻R2和二極管D3組成的并聯鉗位電路，目的是使MOS的導通速度加快。 
3 集成矩陣掃描功率放大電路
3．1 STV7697B簡介
STV7697B是ST公司生產的一種專用于PDP的掃描驅動芯片，擁有一個頻率高達8 MHz的64位的級聯移位寄存器，可以實現64路高壓大電流輸出。通過級聯，可以實現任意的垂直像素。低壓部分邏輯控制采用5 V的電壓，高壓部分最大供電電壓為170 V，所有的輸入均與CMOS兼容。STV7697B同時還具有以下特點：
(1)峰值輸出電流一200／750 mA；
(2)最大源極輸出電流1 A；
(3)消隱信號控制；
(4)互補的輸出控制；
(5)100腳的TQFP封裝。 3．2 STV7697B驅動方案
圖4是芯片的工作時序波形圖，工作時SIN腳接收從控制板發出的掃描信號，極性傳輸方向選擇控制端F／R選擇傳輸方向，信號在行同步時鐘CLK的上升沿變化瞬間在移位寄存器中移位前進，在STB控制下移位寄存器的數據就放到鎖存器中，當BLK允許輸出時，信號經過內部功率放大器增益輸出相應的高壓信號。 
FED矩陣掃描集成驅動電路設計采用的是FPGA芯片控制產生行驅動所需的控制信號，結合STV7697B芯片的內部結構以及時序要求。STV7697B 可級聯使用，實現矩陣掃描輸出，它的實際設計框圖如圖5所示。行電路工作時，每一個行周期內，高電平有效的SIN信號先從第一片STV7697B的SIN 端輸入，從芯片的SOUT端輸出，再與后一芯片的SIN端級聯。這樣，在行掃描脈沖CLK信號的周期內，掃描數據電平從第一個輸出端依次移位到最后一個輸出端，各信號經過內部功率放大器增益輸出相應行的掃描脈沖，加載到FED顯示屏行電極上。 
3．3 STV7697B軟件設計
根據FED系統的要求，如VGA系統，掃描一行的時間是64 μs，從主板傳輸過來的信號是8位地址信號和奇偶場鑒別信號，其8位地址信號是通過分頻得到的，周期最短的信號a[O]周期64μs，可以采用上升沿觸發的方式，在奇偶場信號RTSO為低的時候，當a[0]上升沿到來時，令SIN=1，CLK=a[0]，清場信號CLR為低，同時計數器n開始計數，a[0]每到來一次上升沿，n就加1，當n>1時，SIN=0；而當RTSO為高時，清場信號為高，同時另外一場開始工作。其中信號／STB，POL，BLK和F／R均由FPGA設定值輸出。在一幀圖像的時間內，掃描時鐘從第一行掃描到第480行，當下一幀到來時，重復前面的過程。
(中國集群通信網 | 責任編輯：陳曉亮) |
